Mentor独特的HDPA流程全面解决封测设计中的诸多问题

作者:中国电子商情 单祥茹  来源:中国电子商情

发布时间:2017-06-27

依据摩尔定律，每个芯片中容纳的晶体管数量越来越多，芯片的尺寸也将变得越来越小。然而，在强大的物理学定律面前，50多年来一直推动IT产业快速发展的摩尔定律正在走向终结。为了延缓这一天的到来，采用先进的封装技术被认为是最有效的手段之一。事实上，随着扇出晶圆级封装（FOWLP）等先进封装技术的兴起，IC设计和封装设计的融合趋势愈发明显，对现有的传统设计方法带来了非同寻常的挑战，因此迫切需要更为高效的全新流程、方法和设计工具。

Siemens业务部门Mentor最新推出的针对先进IC封装设计解决方案——Xpedition高密度先进封装（HDAP）流程，是一款全面的端到端解决方案。如图1所示，该方案将Mentor Xpedition、HyperLynx和Calibre技术整合在一起，实现了快速的样机制作和GDS Signoff，缩短上市时间并提升成本效益。相比已有的HDAP方法和技术，全新Mentor IC封装设计流程提供了更快速、更优质的结果。Xpedition HDAP设计环境能够在几小时内提供更早、更快速和准确的“假设分析”样机评估，相当于现有工具和流程几天或几周的工作量，使设计人员能够在详细实施之前探索和优化HDAP设计，有效提高生产率和可预测性。

图1 Mentor Xpedition、HyperLynx和Calibre技术整合在一起，全面兼容封测与晶圆代工企业现有的设计环境

两项独特设计技术可快速实现异构基底封装组件的样机制作
2.5D IC、3D IC和扇出晶圆级封装（FOWLP）的大规模使用，要求芯片与封装具有更紧密的协同设计。如果在芯片封装环节就能充分考虑并兼顾PCB的最优化设计，将有效提升原型设计效率并降低开发成本。Mentor本次推出的全新HDAP流程引入了两项独特的技术。第一个是 Xpedition Substrate Integrator工具，它是一个图形化、快速的虚拟原型设计环境，也是业界首个能够将IC裸芯、封装和PCB三种不同域的信息集成在同一设计平台上并进行合理预判的工具，通过基于规则的方法优化连接性、性能和可制造性，即可获得最合理且可预测的设计组件。第二个新技术是Xpedition Package Designer工具，这是一个完整的HDAP设计到掩模就绪的GDS输出解决方案，能够管理封装物理实现。Xpedition Package Designer工具使用内置的HyperLynx设计规则检查（DRC），可在流片之前进行详细的设计内检查；内置的HyperLynx FAST3D封装解析器可用于封装模型的创建。另外，该方案还能直接与Calibre工具集成，并提供流程设计套件（PDK）。

图2  Mentor独特的HDPA流程可快速实现异构基底封装组件的样机制作

HyperLynx技术可在流片之前精确地识别和解决设计错误
Xpedition HDAP流程还与两个Mentor HyperLynx技术进行了集成，可实现3D信号完整性 （SI）/电源完整性 （PI），以及流程内设计规则检查（DRC）。因此，封装设计师可使用HyperLynx FAST 3D封装解析器进行提取和分析，直接进行SI/PI 3D模型仿真。HyperLynx DRC工具还能轻松识别和解决基底级别的DRC错误，通常能够在最终流片和Signoff验证之前发现80%～90%的问题。

Calibre 3DSTACK技术可对各种叠层芯片组件进行完整的Signoff验证
与Xpedition Package Designer工具集成之后，Calibre 3DSTACK技术可提供2.5D/3D封装物理验证。因此，IC封装设计师能在任何工艺节点对整个多芯片系统进行设计规则检查（DRC）和布局与原理图（LVS）检查，而无需破坏现有工具流程或要求新的数据格式，从而极大地减少了流片时间。

Mentor亚太区PCB资深业务发展总监Julian Sun表示：“集成电路制造业已经出现融合的趋势，封测和晶圆代工厂企业都在积极地拓展现有的业务，现在他们急需一种能够结合现有设计环境的集中式FOWLP解决方案。Xpedition HDAP 解决方案结合了来自Xpediton、HyperLynx和Calibre经验证的业内先进技术，可有效兼容晶圆代工厂和外包装配和测试（OSAT）设计和制造需求，为客户提供了统一的设计和验证环境，极大地拓展了现有的业务范围。”

TechSearch International公司预计，扇出晶圆级封装（FOWLP）在2015年至2020年内的增长率将达到惊人的82%，然而在设计进入制造阶段时，现有的工具往往效率较低。Mentor高密度高级封装解决方案成功地解决了这一问题，该解决方案包含多层基底集成样机制作以及具有晶圆/OSAT级验证和Signoff的详细物理实现。