当前位置:主页>热点新闻

迎接第五次计算浪潮,arm三大平台方案全新出炉

作者:单祥茹  来源:中国电子商情

发布时间:2018-11-19

0k

在2018 arm年度技术论坛上,arm IP 产品事业群(IP Group)战略副总裁Noel Hurley表示,正在来临的“第五次浪潮”,涉及物联网、5G、人工智能三种关键技术,它们分布在云端、网络以及我们的设备上。其中,物联网将生成大量数据,5G肩负着数据传输的任务,人工智能可以帮助我们理解并处理这些数据。这三种技术的融合,在技术领域为我们带来了全新的机遇。为此,我们必须尽快建立一个非常安全的体系,以确保数据的安全性。这些全部是arm关注并持续投入的领域。

Neoverse:专为万亿智能互联设备打造从云端到边缘基础设施的根基
现代数据中心不再是一个物理结构,而是位于云和边缘的数据和计算中心。企业比以往任何时候都更需要考虑分布式、互联的数据中心设计,以支持5G世界的数据和设备。Arm Neoverse就是专门为这一市场构建的IP,它能够支持从超大规模到边缘访问的许多计算需求。

Noel Hurley表示,业界首创的Arm Neoverse解决方案专为更高级别的性能、安全性和可扩展性的基础设施而设计。从微架构设计到芯片、软件和系统的创新,有助于设计一流的解决方案,满足整个计算领域多样化且不断变化的需求。

在Arm首次公布的Neoverse处理器IP路线图中(图1),包含有关针对前沿制程节点优化的平台初步详细信息,这些平台将于不久的未来陆续推出。首个基于7纳米技术的“Ares” IP平台将于2019年初推出,至2021年,每一代平台更新将带来高达30%的性能提升。Neoverse IP路线图专门针对独特的性能、效率和可扩展性要求而设计,从而可适应数据模式的不断变化、全新的工作负载挑战以及为支持万亿互联智能设备而不断发展的基础设施带来的持续需求增长。Neoverse的发布凸显了Arm及其生态系统正在进行的持续投入,以便从云端到边缘提供更普适的计算,同时为下一代分布式云端到边缘基础设施提供一流的性能和效率。

图1 在Neoverse处理器中,每一代产品都将带来30%的性能提升并新增一些功能

Arm Neoverse主要针对全新基础架构和各种应用场景,其中包括超大规模云数据中心、存储解决方案和5G网络。Neoverse有三个设计指导原则,一是为云原生和联网工作负载专门构建的一流高性能、安全IP和架构;二是针对领先制程节点进行优化的高度可扩展IP集,包括Ares(7纳米)、Zeus(7纳米+)和Poseidon(5纳米),旨在实现横跨基础架构的系统;三是通过对统一软件、工具和硅平台的杠杆投资,构建一个强大的生态系统,从而可开发针对各种应用场景的独特且多样化的解决方案。

为服务器、汽车和网络等重点市场设计IP和系统架构是Arm过去一年的重中之重。尤其在基础设施领域,作为全球互联网基础设施中部署最多的架构,Arm拥有近30%的市场份额,不仅突出了首选架构的转变,更彰显了在整个基础设施市场中Arm技术的普及程度。

Cortex-A76AE:全球首款集成功能安全的自动驾驶级处理器
据Noel Hurley介绍,全世界有90%的人工智能都是运营在Arm内核之上。过去的2--3年,Arm在人工智能技术领域投资巨大,相应的一些产品很快就会面世。而自动驾驶技术则是人工智能非常具有挑战性的应用领域。

事实上,早在1996年arm就开始进入汽车市场,那时的Arm7主要用于ABS方案。此后,Arm一直为汽车应用设计芯片,目前Arm是市场上仅有的能够提供解决整车所有元件计算需求IP的企业。目前,全球前15大汽车芯片制造商都是Arm的授权厂商,而基于Arm架构的芯片为当今65%的ADAS应用和85%的IVI车载娱乐系统应用提供驱动。在目前最火热的自动驾驶中,arm重点投资两大领域,一是IVI车载娱乐系统,另一个是高级驾驶员辅助系统ADAS,它们是自动驾驶车辆的两大关键系统。

自动驾驶的初衷是尽可能消除人为失误导致的交通事故,因此在开发自动驾驶级SoC和系统时,安全与系统的性能、能效同等重要。Arm IP得以在ADAS应用芯片中占据高达65%的市场份额,与Arm一直将安全放在首位密不可分。Noel Hurley表示。

自动驾驶需要更高层级的处理能力,其中内在的安全性将是标配。Cortex-A76AE作为业界首款具有分核-锁步(Split-Lock)功能的高性能应用处理器,结合了自动驾驶应用所需的处理性能和高汽车安全完整性。虽然分核-锁步功能对业界而言并不陌生,但Arm率先将其引入专为高性能汽车应用而设计的处理器,例如自动驾驶,可以说是具有颠覆性意义的安全创新。


图2  全球首款集成功能安全的自动驾驶级处理器Cortex-A76AE

分核-锁步功能可实现如下性能:第一,具备以往锁步CPU部署中无法实现的灵活性;第二,SoC中的CPU群集可配置成“分核模式”以实现高性能,其中群集中的两个(或四个)独立CPU可用于各种任务和应用程序;第三,若配置成“锁步模式”下,CPU将处于锁步状态,在群集中创建一对(或两对)锁步的CPU,以实现更高的汽车安全完整性应用;第四,CPU集群可在硅片生产后配置为在任一模式下混合运行。

根据Arm的汽车IP路线图,Cortex-A76AE是“汽车增强型”处理器路线图中的第一款产品,它将提供业界最全面的功能安全IP产品组合。全新路线图包括“Helios-AE”和“Hercules-AE”系列,都将针对7纳米制程进行优化。

PSA全新API:提升从设备覆盖到数据的物联网安全防护
信任是任何新兴技术获得广泛采纳的关键条件,物联网芯片、系统以及数据均是如此。对于物联网设备而言,安全绝不允许亡羊补牢,因为数据安全等同于企业与消费者对于那些创新应用的信心。

一年前,Arm推出了平台安全架构PSA(Platform Security Architecture),这是一个能够保护数以万亿计联网设备安全的通用框架。自此,PSA持续扩充,并获得了更多业界支持,在三个发展阶段的所有领域均推出交付产品。并通过开源Trusted Firmware计划(TF-M)推出了威胁模型文件、技术规格、以及参考软件。经过一年的发展,PSA已成为构建信任联网设备的关键要素。

如今,Arm针对PSA再次推出了全新API以及其兼容性测试套件,包含PSA 开发者API、PSA 固件框架API、TBSA-M架构测试套件,并与Cybereason合作将Cybereason AI猎捕引擎整合至Pelion物联网平台,从设备到数据全面保护物联网安全。


图3  平台安全架构PSA旨在提供一个保护数以万亿计联网设备安全的通用框架

全新PSA API以及API兼容性测试套件,支持三项关键设计领域,其中包括:PSA开发者API,可以提供给实时操作系统(RTOS)厂商以及软件开发者;PSA固件框架API,能协助安全专家开发定制化安全功能;为芯片厂商提供信任基础系统架构(TBSA-M)架构测试套件,可用来检测芯片硬件与PSA TBSA-M规格的兼容性。

要守护数十亿联网设备所面临的大量受攻击面,涉及到的复杂度极为可观,需要业界通力合作,构建一个全面保护从设备一直到数据的生态系统。

Arm的做法是致力于扶植整个解决方案堆栈,确保物联网设备和Arm Pelion物联网平台一样安全。Arm Pelion物联网平台整合了PSA原则并提供统一的设备至数据安全机制,涵盖物联网设备本身以及数据。该解决方案提供尖端的PKI设备安全、信任的TLS安全通信、数据加密,以及其他包括像安全固件更新以及现场设备访问控制等服务。

据Noel Hurley介绍,为了实现Pelion物联网平台“任何设备、任何云”的战略,Arm通过与Intel的合作,用来消除物联网扩展的障碍。基于这一协作,Arm的Pelion物联网平台除支持基于Arm的物联网设备和网关外,还可以加载和管理Intel架构(x86)平台。Arm的Pelion设备管理与Intel Secure Device Onboard安全设备板载(Intel SDO)服务相结合,使企业能够在无需了解最终客户特定的初始加载凭证前制造设备,甚至可以无需了解最终用户将选择哪种应用框架,便可实现更灵活的云配置模型,并为Arm Pelion物联网平台提供Arm和Intel设备的兼容基础,从而进行任何应用云的初始加载。这一合作将使整个行业在设计和采购安全、可连接设备方面从孤立的供应链状态向统一的框架转变。

DesignStart项目再度扩容,加速基于Linux的嵌入式设计
DesignStart项目的使命是尽可能简化取得Arm IP的方式。在过去十年中,有数千款芯片成功流片。在2018 arm年度技术论坛上,arm宣布,其DesignStart项目进一步升级,在Cortex-M0和Cortex-M3的基础上,又将功耗最低、面积效率最高的应用处理器Cortex-A5纳入该项目,开发人员可在高级设计中使用支持Linux的Arm处理器。

截至目前,Cortex-A5共计为20亿台以上的设备提供了功能丰富的高性能处理能力,并被顶级云供应商选为端侧物联网处理的切入点。Cortex-A5的加入让Arm DesignStart项目达到了一个全新的高度 。

在此之前,Arm刚刚宣布在DesignStart项目中推出面向赛灵思FPGA的零授权费和零版税的Cortex-M处理器。通过DesignStart项目将Arm Cortex-M处理器的优势带入FPGA项目开发,为赛灵思产品组合提供可扩展性和标准化的处理器架构。同时,通过赛灵思工具和全面的软件开发解决方案,开发人员可快速、零成本地获取和使用业界成熟的处理器IP,便利实现与赛灵思工具的设计整合,从而加速FPGA项目的成功。
 

0k