审视对负载点转换器的大电流和高功率密度要求
作者:Intersil公司高级应用工程经理Jian Yin 来源:中国电子商情
发布时间:2015-09-18
用于服务器、电信、数据通信、网络及工业设备的最新FPGA、处理器、ASIC及相关内存的复杂性和性能使这些应用的功率需求不断增加。由于增加输出容量的目标和维持甚至减小解决方案电路板占用面积的目标相互冲突，所以占用空间仍然是推动对更高功率密度负载点（POL）解决方案需求的重要因素。
从电源设计的观点看，这会带来三个具体挑战：热管理、电源解决方案的紧凑程度和瞬态响应改进。同时克服这三个挑战需要大量电源专业知识和设计资源；因此，许多系统设计工程师转而使用模块电源，用以快速和可靠地实现其需要的大电流和负载点设计。本文旨在研究电源模块如何才能可靠地管理热问题，以及使用3D层叠电感结构来最大限度减小POL占位面积，并使用数字控制回路来改善瞬态响应性能。
封装的重要性
实现大电流和高功率密度电源转换器设计的关键之一是热管理。管理热问题是大功率（大于100W）应用的最大挑战之一。占位面积和最终的额定功率（特别是在高环境温度条件下）由电源模块的电气和机械设计决定。使用具备高效散热能力的热增强封装，使电源模块能够提供更出色的热性能。
电源模块通常安装在封装基板上，但该基板上还会安装相互连接的半导体晶片和其他电子元件。因此封装基板必须具备优良的导热性。
电源模块中使用许多不同类型的封装基板。平面栅格阵列（LGA）电源模块中的双层印刷电路板（PCB）提供了具有优良布线能力和简明电气互连的基板，但导热性较差并会影响模块的热性能。在方形扁平无引线（QFN）封装上使用金属引线框架的替代方案，提供非常优良的导热性，但欠缺布线方便性。虽然 QFN 修改后可改善布线能力，但该技术通常会导致较高的封装成本。
导热性与布线能力的最佳组合是高密度引线框架阵列（HDA）模块中的单层导热封装基板。这种基板由内外两部分组成。外围部分包括用于贴装到主板上的接触焊垫，内部部分包括与外围接触焊垫电绝缘的浮接接触焊垫，并且连接至内部元件。HDA 引线框架的外围和内部接触焊垫与接合线或跨接线的组合，使 HDA 模块能够提供卓越的布线能力（类似于双层 PCB），以及卓越的导热性（因为使用单层导热材料）。
图 1 显示了ISL8272M密封式数字电源模块运行连续50A负载的热像。ISL8272M安装于一块2盎司重的6层FR4（4.7英寸×4.8英寸）电路板，在热试验中表现优异，甚至在低于14V输入电压 / 5V 输出电压转换比的最差条件下，亦可提供无降额的50A输出电流。此模块实现了>1300W/in3的超高功率密度。
图1 ISL8272M的热像：(a) VIN=12V、VOUT=1V、IOUT=50A、FSW=300kHz、TA=25°C、0LFM（无气流）。
(b) VIN=14V、VOUT=5V、IOUT=50A、FSW=533kHz、TA=25°C、0LFM（无气流）
紧凑的电源设计
许多应用都有空间方面的约束。系统设计工程师常常被迫在使用小于一般尺寸的电感（这会使效率下降）或添加大的散热器（以提高效率）之间进行选择。一般而言，电感尺寸必须大到足以实现低直流电阻（DCR）铜损和铁损，同时保持合理的工作温度。
3D层叠电感结构可同时解决空间和效率约束问题。在此结构中，电感尺寸几乎可与整个电源模块占位面积一样大，并安装在其他元件的上方。与并列安装方法相比，该技术可显著减小基板面积，因而可在更小占位面积下，实现显著更小的DCR铜耗和铁损。
图2显示了两种电源模块结构的横断面视图。在图2(a)中，用多层PCB作为封装基板来提供电气互连和布线灵活性；电感与其他元件（控制器、FET和无源元件）并列安装。在此结构中，如前面所述，传热效率会由于多层基板的低热导率而下降。由于占用空间有限，常常不得已使用小于一般尺寸的电感。由于电感高度主导模块的Z轴尺寸，所以电感X-Y尺寸的减小会导致电感高度的增加，从而增大模块的外形。此外，集中的电感结构还不利于实现高效的顶面和底面散热。
图2(b)显示了采用3D电感集成的HDA电源模块结构。由内外两部分组成（内部部分未显示）的单层铜引线框架，提供类似于双层PCB的布线能力和高得多的热导率。通过将电感安装在其他元件的上方，Z轴空间得到高效利用。模块占位面积得以减小，同时最大限度减小了电感DCR和铁损。此外，由于电感损耗的减小和大有效散热面积，可以轻松避免电感上的热量集中。
(a) 采用多层基板和并列电感安装的电源模块结构
(b) 使用单层基板和 3D 电感集成的HDA电源模块
图2 两种电源模块结构的横断面视图
图 3显示了一种采用3D电感设计的实际HDA封装模块与采用并列安装电感的传统双相 50A 设计的各项功率损耗对比。对于12V输入、1V输出和50A负载电流的应用，总电感损耗可从3W降至1.3W。因此，满负载效率可达到88.3%，远优于传统设计的85.7%。
图3 ISL8272M与采用两个并排独立电感的典型设计的功率损耗对比。工作条件：VIN=12V、VOUT=1V、IOUT=50A、FSW=533kHz、TA=25°C
改进瞬态响应
除了通过电动机械设计来解决热问题和POL占位面积问题，还必须重视瞬态响应性能。数字电源管理提供了一些同类最佳的技术，用以改进POL控制回路瞬态响应。
数字电源管理使系统具备实时智能和灵活性。它支持针对负载和温度变化的自动补偿、动态电压调节、频移、相降和动态配置。另外它还提供对系统运行参数的全遥测和监控。
数字控制使得有可能通过结合n x FSW（开关频率）过采样、多速率采样以及用于陷波和相位整形的各种数字滤波器、傅立叶变换等技术，来构建极其灵活的控制回路。与复杂的数字信号处理有关的这些特性，在传统模拟控制技术下常常难以实现。
图4显示了典型Type III模拟补偿与快速响应数字补偿的控制框图，以供对比。
(a) 采用前沿调制器的Type III模拟补偿
(b) 使用快速采样和FIR纹波滤波器并带有双沿调制器的数字补偿
图4 用于电压模式控制降压转换器的模块补偿与数字补偿对比
在图4(b)控制回路示例中，模/数转换器(ADC)以n x FSW(n >> 1)的频率处于过采样状态。因此，由模/数转换引起的相位滞后或群延迟对回路稳定性的影响可忽略不计。由于过采样的缘故，从回路增益和相位的角度来看，实现使铁心补偿器Gc(z-1)与图4(a)中的双零双极补偿器具有类似频率响应的设计，这是可行的。最重要的是，可通过数字方式来设计用于降低高频开关纹波噪声的滤波器，这完全不同于模拟补偿器的单极低通滤波器（图4(a)）。
受益于数字信号处理的优点，低延时FIR纹波滤波器的使用非常方便，且纹波的所有重复性成分得到完全抑制。余下的只是波形中的非周期性成分，包括低延迟或无延迟的瞬态阶跃。这会使纹波减小20dB以上，且没有显著时延，从而支持更高增益和更高带宽。
总结
由于电信、数据通信和工业设备中使用的最新 FPGA、处理器、ASIC及内存，POL电源系统设计工程师面临有关热性能、更高功率密度和电气性能的三大挑战。虽然有许多方法都可用来克服这些挑战，但数字电源模块可提供无可比拟的尺寸与性能组合。创新的数字电源架构与电动机械技术进步的结合，可帮助系统设计工程师解决传统的两难选择问题，使得有可能在高功率密度条件下获得出色的热性能，同时改进效率和改进瞬态响应。
